N環球 
ਟੇਸਲਾ ਨੇ ਨਵੇਂ ਏਆਈ ਚਿੱਪ ਰੋਡਮੈਪ ਦਾ ਪਰਦਾਫਾਸ਼ ਕੀਤਾ: SI6 ਮੌਜੂਦਾ ਚਿੱਪ ਦੀ ਗਣਨਾ ਨੂੰ 80 ਗੁਣਾ ਨਿਸ਼ਾਨਾ ਬਣਾਉਂਦਾ ਹੈ, ਡੋਜੋ ਸਿਖਲਾਈ ਚਿੱਪ ਰਿਟਰਨ
ਟੇਸਲਾ ਨੇ ਸੈਮਸੰਗ ਦੀ 2nm-ਸ਼੍ਰੇਣੀ ਦੀ ਪ੍ਰਕਿਰਿਆ 'ਤੇ ਅਤੇ 2029-2030 ਵਿੱਚ ਹੋਣ ਵਾਲੀ 2029-2030 ਦੀ ਪ੍ਰਕਿਰਿਆ 'ਤੇ, 80 ਗੁਣਾ ਕੰਪਿਊਟ ਅਤੇ ਮੌਜੂਦਾ SI4 ਦੀ 9 ਗੁਣਾ ਮੈਮੋਰੀ 'ਤੇ, ਆਪਣੀ ਛੇਵੀਂ-ਪੀੜ੍ਹੀ ਦੇ ਇਨਫਰੈਂਸ ਚਿੱਪ, SI6 ਲਈ ਪਹਿਲਾ ਠੋਸ ਪ੍ਰਦਰਸ਼ਨ ਟੀਚਾ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹੋਏ, ਇੱਕ ਸੁਧਾਰੇ ਹੋਏ ਇਨ-ਹਾਊਸ AI ਐਕਸਲੇਟਰ ਰੋਡਮੈਪ ਦਾ ਖੁਲਾਸਾ ਕੀਤਾ ਹੈ। ਰੋਕੀ ਹੋਈ ਡੋਜੋ ਸਿਖਲਾਈ ਚਿੱਪ ਇੱਕ ਨਵੇਂ ਚਿਪਲੇਟ-ਪਲੱਸ-HBM ਆਰਕੀਟੈਕਚਰ ਨਾਲ ਵਾਪਸ ਆਉਂਦੀ ਹੈ।
ਟੇਸਲਾ ਨੇ ਆਪਣੀ ਛੇਵੀਂ ਪੀੜ੍ਹੀ ਦੇ ਇਨਫਰੈਂਸ ਚਿੱਪ ਲਈ ਪਹਿਲਾ ਠੋਸ ਪ੍ਰਦਰਸ਼ਨ ਟੀਚਾ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹੋਏ, ਇੱਕ ਸੁਧਾਰੇ ਹੋਏ ਇਨ-ਹਾਊਸ AI ਐਕਸਲੇਟਰ ਰੋਡਮੈਪ ਦਾ ਖੁਲਾਸਾ ਕੀਤਾ ਹੈ ਅਤੇ ਇਹ ਪੁਸ਼ਟੀ ਕੀਤੀ ਹੈ ਕਿ ਡੋਜੋ ਸਿਖਲਾਈ ਚਿੱਪ, ਇੱਕ ਵਾਰ ਰੁਕਣ ਤੋਂ ਬਾਅਦ, ਇੱਕ ਪੂਰੀ ਤਰ੍ਹਾਂ ਨਵੇਂ ਆਰਕੀਟੈਕਚਰ ਨਾਲ ਵਾਪਸ ਆਵੇਗੀ। ਟੌਮ ਦੇ ਹਾਰਡਵੇਅਰ ਦੇ ਅਨੁਸਾਰ, 6 ਨਵੰਬਰ ਨੂੰ ਇੱਕ ਟੇਸਲਾ ਪੇਸ਼ਕਾਰੀ ਦੀ ਰਿਪੋਰਟਿੰਗ, ਨਵੀਂ ਚਿਪਸ 'ਸੁਪਰ ਇੰਟੈਲੀਜੈਂਸ' (SI) ਬ੍ਰਾਂਡਿੰਗ ਨੂੰ ਅਪਣਾਉਂਦੀਆਂ ਹਨ, ਜਿਸ ਵਿੱਚ AI4, AI5 ਅਤੇ AI6 ਪੀੜ੍ਹੀਆਂ ਦਾ ਨਾਮ SI4, SI5 ਅਤੇ SI6 ਰੱਖਿਆ ਗਿਆ ਹੈ।
SI6: ਮੌਜੂਦਾ ਚਿੱਪ ਦੀ ਗਣਨਾ ਦਾ 80x, ਬਕਾਇਆ 2029-2030
ਰੋਡਮੈਪ ਦੇ ਤਹਿਤ, ਛੇਵੀਂ ਜਨਰੇਸ਼ਨ ਇਨਫਰੈਂਸ ਚਿੱਪ, SI6, ਮੌਜੂਦਾ ਚੌਥੀ ਪੀੜ੍ਹੀ ਦੇ SI4 (HW4) ਦੇ 80 ਗੁਣਾ ਗਣਨਾ ਅਤੇ 9 ਗੁਣਾ ਮੈਮੋਰੀ (ਲਗਭਗ 144GB) ਨੂੰ ਨਿਸ਼ਾਨਾ ਬਣਾਉਂਦਾ ਹੈ, ਇੱਕ ਸੈਮਸੰਗ 2nm-ਕਲਾਸ ਦੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਮਲਟੀ-ਚਿੱਪ ਮੋਡੀਊਲ ਪੈਕੇਜਿੰਗ ਦੇ ਨਾਲ, 2029-2033 ਵਿੱਚ ਹੋਣ ਵਾਲੀ ਹੈ। ਟੇਸਲਾ ਨੇ 2033 ਤੱਕ ਛੇਵੀਂ ਪੀੜ੍ਹੀ ਦੇ ਅਨੁਮਾਨ ਐਕਸਲੇਟਰ ਨੂੰ ਬਣਾਉਣ ਲਈ ਸੈਮਸੰਗ ਫਾਊਂਡਰੀ ਨਾਲ ਇੱਕ ਸਮਝੌਤੇ 'ਤੇ ਹਸਤਾਖਰ ਕੀਤੇ ਹਨ। ਟੇਸਲਾ ਨੇ ਸੰਪੂਰਨ ਗਣਨਾ ਅੰਕੜਿਆਂ ਦਾ ਖੁਲਾਸਾ ਨਹੀਂ ਕੀਤਾ: 80x ਦਾ ਅੰਕੜਾ HW4 ਨਾਲ ਸੰਬੰਧਿਤ ਹੈ। ਐਲੋਨ ਮਸਕ ਦੇ ਪਹਿਲੇ ਬਿਆਨਾਂ ਤੋਂ ਲਏ ਗਏ ਅਨੁਮਾਨਾਂ ਨੇ HW4 ਨੂੰ ਲਗਭਗ 216 ਤੋਂ 576 TOPS 'ਤੇ ਰੱਖਿਆ, ਜੋ ਕਿ SI6 ਲਈ ਲਗਭਗ 17,000 ਤੋਂ 46,000 TOPS ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ - ਇੱਕ ਅੰਦਾਜ਼ਾ, ਅਧਿਕਾਰਤ ਅੰਕੜਾ ਨਹੀਂ; ਅਸਲ ਕਾਰਗੁਜ਼ਾਰੀ ਦੀ ਪੁਸ਼ਟੀ ਉਦੋਂ ਹੀ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ ਜਦੋਂ ਉਤਪਾਦ ਆਉਂਦਾ ਹੈ। ਪੰਜਵੀਂ ਪੀੜ੍ਹੀ ਦਾ SI5 96GB ਮੈਮੋਰੀ ਦੇ ਨਾਲ SI4 ਦੀ ਗਣਨਾ ਤੋਂ ਲਗਭਗ 40 ਗੁਣਾ ਟੀਐਸਐਮਸੀ ਦੀ 3nm-ਕਲਾਸ ਅਤੇ ਸੈਮਸੰਗ ਦੀਆਂ 2nm-ਕਲਾਸ ਪ੍ਰਕਿਰਿਆਵਾਂ ਵਿੱਚ ਵੰਡਿਆ ਹੋਇਆ ਹੈ।
Dojo 3 ਵਾਪਸੀ, ਚਿਪਲੇਟਸ ਲਈ ਵੇਫਰ-ਸਕੇਲ ਏਕੀਕਰਣ ਨੂੰ ਛੱਡ ਰਿਹਾ ਹੈ
ਸਿਖਲਾਈ ਵਾਲੇ ਪਾਸੇ, ਤੀਜੀ ਪੀੜ੍ਹੀ ਦਾ ਡੋਜੋ (D3) ਵੇਫਰ-ਸਕੇਲ ਏਕੀਕਰਣ ਨੂੰ ਛੱਡ ਦਿੰਦਾ ਹੈ ਅਤੇ ਸਟੈਕਡ ਹਾਈ-ਬੈਂਡਵਿਡਥ ਮੈਮੋਰੀ (HBM) ਦੇ ਨਾਲ 2.5D ਅਤੇ 3D ਪੈਕੇਜਿੰਗ ਨੂੰ ਜੋੜਦੇ ਹੋਏ ਇੱਕ ਚਿਪਲੇਟ ਡਿਜ਼ਾਈਨ ਦੇ ਪੱਖ ਵਿੱਚ ਪਹਿਲੀ ਪੀੜ੍ਹੀ ਦੇ ਆਨ-ਚਿੱਪ SRAM ਆਰਕੀਟੈਕਚਰ ਨੂੰ ਵੰਡਦਾ ਹੈ। ਟੇਸਲਾ ਨੇ D3 ਲਈ ਕੋਈ ਗਣਨਾ, ਮੈਮੋਰੀ, ਪ੍ਰਕਿਰਿਆ ਜਾਂ ਸਮਾਂ-ਸਾਰਣੀ ਦਾ ਖੁਲਾਸਾ ਨਹੀਂ ਕੀਤਾ। ਡੋਜੋ ਟੀਮ ਨੂੰ ਅਗਸਤ 2025 ਵਿੱਚ ਭੰਗ ਕਰ ਦਿੱਤਾ ਗਿਆ ਸੀ ਅਤੇ ਪ੍ਰੋਜੈਕਟ ਨੂੰ ਰੋਕ ਦਿੱਤਾ ਗਿਆ ਸੀ; ਮਸਕ ਨੇ ਬਾਅਦ ਵਿੱਚ ਕਿਹਾ ਕਿ AI5 ਚਿੱਪ ਡਿਜ਼ਾਈਨ ਲਗਭਗ ਮੁਕੰਮਲ ਹੋਣ ਦੇ ਨਾਲ, ਕੰਪਨੀ ਕੋਲ ਡੋਜੋ ਨੂੰ ਮੁੜ ਚਾਲੂ ਕਰਨ ਲਈ ਜਗ੍ਹਾ ਸੀ, ਅਤੇ ਉਹ D3 ਅਤੇ ਯੋਜਨਾਬੱਧ AI7 ਦੀ ਵਰਤੋਂ 'ਸਪੇਸ-ਬੇਸਡ ਕੰਪਿਊਟ' ਲਈ ਕੀਤੀ ਜਾਵੇਗੀ, ਜ਼ਮੀਨੀ ਅਤੇ ਔਰਬਿਟਲ ਡਾਟਾ ਸੈਂਟਰਾਂ ਵਿੱਚ ਤਾਇਨਾਤ।
ਨੌ-ਮਹੀਨੇ ਦਾ ਡਿਜ਼ਾਈਨ ਕੈਡੈਂਸ; AI7, AI8 ਅਤੇ AI9 ਪਹਿਲਾਂ ਹੀ ਯੋਜਨਾਬੱਧ ਹਨ
ਮਸਕ ਨੇ ਐਕਸ 'ਤੇ ਕਿਹਾ ਕਿ ਟੇਸਲਾ ਆਪਣੇ ਏਆਈ ਚਿਪਸ ਲਈ ਨੌ-ਮਹੀਨਿਆਂ ਦੇ ਡਿਜ਼ਾਈਨ ਚੱਕਰ ਦਾ ਟੀਚਾ ਰੱਖ ਰਿਹਾ ਹੈ, ਜੋ ਕਿ ਐਨਵੀਡੀਆ ਅਤੇ ਏਐਮਡੀ ਦੇ ਲਗਭਗ ਸਾਲਾਨਾ ਕੈਡੈਂਸ ਤੋਂ ਤਿੰਨ ਮਹੀਨੇ ਘੱਟ ਹੈ; AI5 ਡਿਜ਼ਾਈਨ ਲਗਭਗ ਪੂਰਾ ਹੋ ਚੁੱਕਾ ਹੈ, AI6 ਆਪਣੇ ਸ਼ੁਰੂਆਤੀ ਪੜਾਵਾਂ ਵਿੱਚ ਹੈ, ਅਤੇ ਕੰਪਨੀ ਨੇ ਪਹਿਲਾਂ ਹੀ AI7, AI8 ਅਤੇ AI9 ਦੀ ਯੋਜਨਾ ਬਣਾ ਲਈ ਹੈ। ਵਿਸ਼ਲੇਸ਼ਕ ਨੋਟ ਕਰਦੇ ਹਨ ਕਿ ਰੋਡਮੈਪ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਟੇਸਲਾ ਆਪਣੀ ਕਸਟਮ-ਸਿਲਿਕਨ ਬਾਜ਼ੀ ਨੂੰ ਇਨ-ਕਾਰ ਦੀ ਖੁਦਮੁਖਤਿਆਰੀ ਤੋਂ ਡਾਟਾ ਸੈਂਟਰਾਂ ਅਤੇ ਓਪਟੀਮਸ ਹਿਊਮਨੌਇਡ ਰੋਬੋਟ ਵਿੱਚ ਵਧਾ ਰਿਹਾ ਹੈ, ਪਰ SI6 ਅਜੇ ਵੀ ਸਾਲ ਦੂਰ ਹੈ ਅਤੇ D3 ਦੇ ਮੁੱਖ ਮਾਪਦੰਡ ਅਣਜਾਣ ਹਨ - ਰੋਡਮੈਪ ਦੀ ਜਾਂਚ ਸਿਰਫ 2029 ਦੇ ਆਸਪਾਸ ਕੀਤੀ ਜਾਵੇਗੀ।
(ਸਰੋਤ: ਟੌਮਜ਼ ਹਾਰਡਵੇਅਰ; ਡਾਟਾ ਸੈਂਟਰ ਡਾਇਨਾਮਿਕਸ; ਟੇਸਲਾ ਪੇਸ਼ਕਾਰੀ ਸਮੱਗਰੀ।)
💬 Comments
No comments yet. Be the first!