N環球 N GLOBE
미국 기술

Tesla는 새로운 AI 칩 로드맵을 공개합니다: SI6는 현재 칩의 80배 컴퓨팅을 목표로 하고 Dojo 훈련 칩은 반환됩니다.

· N GLOBE

Tesla는 개선된 사내 AI 가속기 로드맵을 공개하여 삼성의 2nm급 공정에서 2029~2030년에 출시 예정인 6세대 추론 칩인 SI6의 첫 번째 구체적인 성능 목표를 현재 SI4보다 컴퓨팅 성능은 80배, 메모리는 9배로 설정했습니다. 일시 중지된 Dojo 훈련 칩이 새로운 칩렛과 HBM 아키텍처로 돌아왔습니다.

Tesla는 개선된 사내 AI 가속기 로드맵을 공개하여 6세대 추론 칩에 대한 첫 번째 구체적인 성능 목표를 설정하고 일시 중지된 Dojo 훈련 칩이 완전히 새로운 아키텍처로 돌아올 것임을 확인했습니다. 11월 6일 Tesla 프레젠테이션을 보고한 Tom's Hardware에 따르면 새로운 칩은 'Super Intelligence'(SI) 브랜드를 채택했으며 AI4, AI5 및 AI6 세대는 SI4, SI5 및 SI6으로 이름이 변경되었습니다.

SI6: 현재 칩의 컴퓨팅 성능 80배(2029~2030년 예정)

로드맵에 따르면 6세대 추론 칩인 SI6은 멀티 칩 모듈 패키징을 갖춘 삼성 2nm급 프로세스에서 현재 4세대 SI4(HW4)보다 컴퓨팅 성능이 80배, 메모리(약 144GB)의 9배를 목표로 하며 2029~2030년에 출시될 예정입니다. Tesla는 2033년까지 6세대 추론 가속기를 구축하기로 Samsung Foundry와 계약을 체결했습니다. Tesla는 절대 컴퓨팅 수치를 공개하지 않았습니다. 80x 수치는 HW4에 상대적입니다. Elon Musk의 이전 진술에서 파생된 추정치는 HW4를 대략 216~576TOPS로 추정합니다. 이는 SI6의 경우 약 17,000~46,000TOPS를 의미합니다. 공식 수치가 아닌 추정치입니다. 실제 성능은 제품이 도착해야만 확인할 수 있습니다. 5세대 SI5는 TSMC의 3nm급 프로세스와 삼성의 2nm급 프로세스로 나누어진 96GB 메모리로 SI4보다 약 40배 더 많은 컴퓨팅 성능을 목표로 합니다.

Dojo 3가 돌아와서 칩렛에 대한 웨이퍼 규모 통합을 중단했습니다.

훈련 측면에서 3세대 Dojo(D3)는 2.5D 및 3D 패키징과 스택형 고대역폭 메모리(HBM)를 결합한 칩렛 설계를 선호하여 1세대의 웨이퍼 규모 통합 및 분산형 온칩 SRAM 아키텍처를 포기했습니다. Tesla는 D3에 대한 컴퓨팅, 메모리, 프로세스 또는 일정을 공개하지 않았습니다. Dojo 팀은 2025년 8월에 해산되었고 프로젝트가 일시 중지되었습니다. Musk는 나중에 AI5 칩 설계가 거의 완료되었으므로 Dojo를 다시 시작할 여지가 있으며 D3와 계획된 AI7은 지상 및 궤도 데이터 센터에 배포되는 '우주 기반 컴퓨팅'에 사용될 것이라고 말했습니다.

9개월 간의 디자인 주기; AI7, AI8, AI9는 이미 계획되어 있습니다.

머스크는 X에서 Tesla가 AI 칩의 설계 주기를 9개월로 목표로 삼고 있으며 이는 Nvidia와 AMD의 대략적인 연간 케이던스보다 3개월 더 짧은 것이라고 말했습니다. AI5 설계는 거의 완료되었으며 AI6는 초기 단계에 있으며 회사는 이미 AI7, AI8 및 AI9를 계획했습니다. 분석가들은 로드맵에 Tesla가 맞춤형 실리콘 투자를 차량 내 자율성에서 데이터 센터 및 Optimus 휴머노이드 로봇으로 확장하는 것으로 나와 있지만 SI6은 아직 몇 년이 남았고 D3의 주요 매개변수는 공개되지 않았습니다. 로드맵은 2029년경에만 테스트될 것입니다.

(출처: Tom's Hardware, Data Center Dynamics, Tesla 프레젠테이션 자료.)

💬 Comments

No comments yet. Be the first!