N環球 
टेस्ला ने नए एआई चिप रोडमैप का अनावरण किया: एसआई6 ने मौजूदा चिप की गणना को 80 गुना करने का लक्ष्य रखा है, डोजो ट्रेनिंग चिप वापस आ गई है
टेस्ला ने एक संशोधित इन-हाउस एआई एक्सेलेरेटर रोडमैप का खुलासा किया है, जो सैमसंग की 2nm-क्लास प्रक्रिया पर अपनी छठी पीढ़ी के अनुमान चिप, SI6 के लिए पहला ठोस प्रदर्शन लक्ष्य निर्धारित करता है, जो कि 80 गुना गणना और वर्तमान SI4 की नौ गुना मेमोरी है और 2029-2030 में देय है। रुका हुआ डोजो प्रशिक्षण चिप एक नए चिपलेट-प्लस-एचबीएम आर्किटेक्चर के साथ वापस आता है।
टेस्ला ने एक संशोधित इन-हाउस एआई एक्सेलेरेटर रोडमैप का खुलासा किया है, जो अपनी छठी पीढ़ी के अनुमान चिप के लिए पहला ठोस प्रदर्शन लक्ष्य निर्धारित करता है और पुष्टि करता है कि डोजो प्रशिक्षण चिप, एक बार रुकने के बाद, पूरी तरह से नई वास्तुकला के साथ वापस आ जाएगी। टॉम के हार्डवेयर के अनुसार, 6 नवंबर को टेस्ला प्रेजेंटेशन पर रिपोर्टिंग करते हुए, नए चिप्स 'सुपर इंटेलिजेंस' (SI) ब्रांडिंग को अपनाते हैं, AI4, AI5 और AI6 पीढ़ियों का नाम बदलकर SI4, SI5 और SI6 कर दिया गया है।
SI6: 2029-2030 तक वर्तमान चिप की गणना 80x
रोडमैप के तहत, छठी पीढ़ी की इंट्रेंस चिप, एसआई6, 2029-2030 में मल्टी-चिप मॉड्यूल पैकेजिंग के साथ सैमसंग 2एनएम-क्लास प्रक्रिया पर वर्तमान चौथी पीढ़ी के एसआई4 (एचडब्ल्यू4) की तुलना में 80 गुना अधिक मेमोरी और नौ गुना मेमोरी (लगभग 144 जीबी) का लक्ष्य रखती है। टेस्ला ने 2033 तक छठी पीढ़ी के अनुमान त्वरक के निर्माण के लिए सैमसंग फाउंड्री के साथ एक समझौते पर हस्ताक्षर किए हैं। टेस्ला ने पूर्ण गणना आंकड़ों का खुलासा नहीं किया: 80x आंकड़ा HW4 के सापेक्ष है। एलोन मस्क के पहले के बयानों से प्राप्त अनुमानों ने HW4 को लगभग 216 से 576 TOPS पर रखा है, जो SI6 के लिए लगभग 17,000 से 46,000 TOPS होगा - एक अनुमान, आधिकारिक आंकड़ा नहीं; वास्तविक प्रदर्शन को केवल उत्पाद आने पर ही सत्यापित किया जा सकता है। पांचवीं पीढ़ी का SI5 96GB मेमोरी के साथ SI4 की गणना का लगभग 40 गुना लक्ष्य रखता है, जो TSMC की 3nm-क्लास और सैमसंग की 2nm-क्लास प्रक्रियाओं के बीच विभाजित है।
डोजो 3 रिटर्न, चिपलेट्स के लिए वेफर-स्केल एकीकरण को समाप्त कर रहा है
प्रशिक्षण पक्ष पर, तीसरी पीढ़ी के डोजो (डी3) ने वेफर-स्केल एकीकरण को त्याग दिया और स्टैक्ड हाई-बैंडविड्थ मेमोरी (एचबीएम) के साथ 2.5डी और 3डी पैकेजिंग के संयोजन वाले चिपलेट डिजाइन के पक्ष में पहली पीढ़ी के ऑन-चिप एसआरएएम आर्किटेक्चर को वितरित किया। टेस्ला ने D3 के लिए कोई गणना, मेमोरी, प्रक्रिया या शेड्यूल का खुलासा नहीं किया। अगस्त 2025 में डोजो टीम को भंग कर दिया गया और परियोजना रोक दी गई; मस्क ने बाद में कहा कि AI5 चिप डिजाइन लगभग पूरा होने के साथ, कंपनी के पास Dojo को फिर से शुरू करने की गुंजाइश थी, और D3 और नियोजित AI7 का उपयोग 'अंतरिक्ष-आधारित गणना' के लिए किया जाएगा, जिसे जमीन और कक्षीय डेटा केंद्रों में तैनात किया जाएगा।
नौ महीने की डिजाइन ताल; AI7, AI8 और AI9 की योजना पहले ही बनाई जा चुकी है
मस्क ने एक्स पर कहा कि टेस्ला अपने एआई चिप्स के लिए नौ महीने के डिजाइन चक्र का लक्ष्य बना रहा है, जो एनवीडिया और एएमडी के लगभग वार्षिक ताल से तीन महीने कम है; AI5 का डिज़ाइन लगभग पूरा हो चुका है, AI6 अपने प्रारंभिक चरण में है, और कंपनी पहले ही AI7, AI8 और AI9 की योजना बना चुकी है। विश्लेषकों का कहना है कि रोडमैप से पता चलता है कि टेस्ला अपने कस्टम-सिलिकॉन दांव को इन-कार स्वायत्तता से डेटा केंद्रों और ऑप्टिमस ह्यूमनॉइड रोबोट तक बढ़ा रहा है, लेकिन एसआई 6 अभी भी वर्षों दूर है और डी 3 के प्रमुख पैरामीटर अज्ञात हैं - रोडमैप का परीक्षण केवल 2029 के आसपास किया जाएगा।
(स्रोत: टॉम्स हार्डवेयर; डेटा सेंटर डायनेमिक्स; टेस्ला प्रस्तुति सामग्री।)
💬 Comments
No comments yet. Be the first!