Cadence 發布 Maestro 晶片設計 AI 模型　專為晶片設計智能體而生、第四季先給部分客戶試用

晶片設計軟體大廠 Cadence Design Systems 10 月 26 日發布 Maestro，一套專為晶片與電子系統設計智能體打造的 AI 模型組合。首批模型預計在 2026 年第四季交給部分客戶搶先試用，標誌著晶片設計這門高度專業的工作，正式進入由 AI 智能體主導的新階段。

Maestro 是什麼：不是一個模型，而是一層模型

Maestro 不是單一模型，而是 Cadence「AI 超級智能體」底下的一層模型：結合針對晶片設計領域微調過的語言模型、經過訓練的決策模型，以及會自我改進的智能體技能。這些模型服務於 AuraStack、ChipStack、InnoStack 與 ViraStack 四個智能體：它們從一個總體設計目標出發，自行拆解任務、操作 Cadence 的設計工具。

與輝達的關係：部分建基於 Nemotron

據報導，Maestro 部分建基於輝達（Nvidia）的開源權重模型 Nemotron。兩家公司同時在智能體安全上合作，採用輝達的 OpenShell 參考架構。客戶還可以在自己的數據、設計與工作流程上繼續微調模型，運行環境可選 Cadence 雲端、公有雲，或客戶自管的本地機房，以配合各自的隱私與安全要求。

公司宣稱的效果：品質＋30%、Token 效率 5 倍

Cadence 稱，在初步設計工作流程測試中，Maestro 的結果品質最高提升 30%、Token 效率最高達通用基礎模型的 5 倍，也就是完成同樣工作需要處理的文字量更少。需要提醒的是，這是公司自己的測試數字，歸因於設計工具對每個結果的強化驗證。客戶案例方面，Socionext 表示正把 InnoStack 智能體帶進生產設計環境，預期在不損失品質的前提下生產力最高提升 5 倍。

行業背景：晶片設計智能體正在商業化

Maestro 的發布緊跟行業動向：9 月 30 日，Synopsys 與 OpenAI 宣布多年合作，開發專門的晶片設計模型 GPT-Synopsys。兩家EDA巨頭同一年押注同一方向，說明 AI 智能體已從研究概念走向商業產品。對終端用戶而言，設計週期縮短意味著新晶片架構可能更快進入市場-ready 的電子產品，但這仍取決於客戶實際試用後的表現，而非發布會上的數字。